ID do artigo: 000082653 Tipo de conteúdo: Mensagens de erro Última revisão: 05/01/2013

Erro (175020): restrição ilegal de PLL fracionada para a região (x-coordenada, y-coordenada) para (x-coordenada, coordenada y): nenhum local válido na região

Ambiente

    Intel® Quartus® II Subscription Edition
    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Este erro pode ocorrer em dispositivos Stratix® V, Arria® V e Cyclone® V quando o PLL Intel® FPGA IP é fonte de uma rede global ou regional em que essa rede é impulsionada por um pino de entrada de clock dedicado.  A conexão de um pino de clock dedicado a um loop bloqueado por fase (PLL) em uma rede global/regional é legal, no entanto, o software Quartus® II não permitirá essa conexão sem uma promoção explícita do clock para o recurso global ou regional por meio de um bloco de controle de clock.

Resolução

Insira uma Intel® FPGA IP ALTCLKCTRL no caminho do clock entre o pino de entrada de clock dedicado e o Intel FPGA IP PLL.  Note que o uso de uma atribuição global de sinal primitivo ou global para o sinal de clock não é suficiente, o Intel® FPGA IP ALTCLKCTRL deve ser instaurou no seu design.

Isso não é necessário quando o pino de entrada do clock tem acesso dedicado ao pll Intel FPGA IP.

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V SE

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.