ID do artigo: 000082659 Tipo de conteúdo: Solução de problemas Última revisão: 10/08/2015

Revisão incorreta do controlador de cache L2 listada como r3p2

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Capítulo do subsistema da unidade de microprocessador Cortex-A9 Volume 3: Manual de referência técnica do sistema do processador rígido do manual do Arria V e do Cyclone V Manual do dispositivo informa incorretamente o número de revisão do ARM Controlador de cache CoreLink nível 2 L2C-310. Este capítulo relata o cache L2 revisão do controlador como r3p2. O número de revisão real do controlador de cache L2 nesses dispositivos é r3p3.

Resolução

Atualize para v14.0 ou mais recente do manual. Se você estiver olhando para uma anterior manual, ignore o número de revisão listado.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Cyclone® V e FPGAs SoC
FPGAs Arria® V e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.