ID do artigo: 000082710 Tipo de conteúdo: Documentação e informações do produto Última revisão: 23/07/2013

Como eu resolvo falhas de sincronização no barramento Pmatestbussel do controlador de reconfiguração Stratix V GX quando eu recompilo meu design no software Quartus II versão 13.0?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Para resolver falhas de sincronização relatadas no barramento pmatestbussel ao compilar seu projeto no software Quartus II versão 13.0, você deve seguir estas etapas:

    1. Regenerar o controlador de reconfiguração do transceptor IP no Quartus 13.0.
    2. Verifique se o comando "derive_pll_clocks" SDC de nível superior é executado antes de obter o arquivo alt_xcvr_reconfig.sdc.
    3. Se o PLL transceptor TX for instaurado como um PLL Tx externo, substitua a seguinte restrição no arquivo alt_xcvr_reconfig.sdc.

    Substituir

    • set_clock_groups -assíncrono -grupo [get_clocks {*xcvr_native*avmm*pmatestbussel[0]}]

    Com

    • set_clock_groups -assíncrono -grupo [get_clocks {*hssi_avmm_interface_inst|pmatestbussel[0]}]

    Produtos relacionados

    Este artigo aplica-se a 3 produtos

    FPGA Stratix® V GT
    FPGA Stratix® V GX
    FPGA Arria® V GZ

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.