Ao usar o núcleo Ip DisplayPort em conjunto com transceptores que têm a ligação de canal PCS habilitada, o núcleo DisplayPort IP pode ver erros de bits RX ou até mesmo ver o treinamento de link RX falhar inteiramente. Isso pode ser causado pelo "mestre de ligação de canal PCS TX" ser configurado incorretamente.
Para verificar se a configuração está incorreta, abra a Arria® 10 PHY nativa do transceptor na GUI do editor de parâmetros IP. Nas configurações de PMA TX, se o "modo de ligação de canal TX" estiver definido como "ligação PMA e PCS", verifique a configuração do "mestre de ligação de canal do PCS TX". Se estiver definido como "Auto", o PHY IP nativo do transceptor pode selecionar automaticamente o canal 2 como o mestre de ligação de canal. Como o canal 2 não é impulsionado quando o núcleo IP DisplayPort está usando menos de quatro vias, isso pode causar problemas de recuperação do clock no lado RX.
Para resolver este problema, defina o "mestre de ligação de canal PCS TX" para 0. O canal 0 é conduzido em todas as contagens de pista, e por isso esta configuração evita este problema.