Por que a geração Qsys falha quando o coreclkout PCIe impulsiona o clock de entrada do componente Interface periférica serial (SPI) ?

Devido a um problema no software Quartus® II versão 13.0, a geração Qsys relata o seguinte erro quando o coreclkout PCIe® impulsiona o clock de entrada do componente SPI.

Informações: dac_config_spi: divisão ilegal por zero em D:/altera/13.0/quartus/.. /ip/altera/sopc_builder_ip/altera_avalon_spi/em_spi_qsys.pm linha 338.
Erro: dac_config_spi: falha na geração do módulo avalon_system_dac_config_spi

Este erro ocorre porque a definição do componente PCIe não declara corretamente o "clockRateKnown" da interface.  Assim, o componente SPI é padrão para uma taxa de clock de 0,0Hz.

Abra o arquivo pcie_av_avmm_parameters.tcl localizado em

/.. Diretório /ip/altera/altera_pcie/altera_pcie_av_hip_avmm

Na linha 1418, insira o seguinte texto como uma nova linha:

set_interface_property coreclkout clockRateKnown verdadeiro

Ao atualizar o sistema, o componente SPI assume a taxa de clock correta e o sistema gerará corretamente.