ID do artigo: 000082752 Tipo de conteúdo: Solução de problemas Última revisão: 20/04/2014

AN661: Implementando a reconfiguração de PLL fracionário com ALTERA_PLL e ALTERA_PLL_RECONFIG megafunções: problemas conhecidos

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Problema 133244: Versão 2.0

A Tabela 2 mostra que todos os bits do contador C, contador M e N registradoras de contadores são leitura/gravação.

Os bits de bypass (bit 16) e divisão ímpar (bit 17) do contador C, contador M e N dos registros de contador Altera da megafunção de PLL são gravados apenas. Quando qualquer um desses registradors for lido, os bits 16 e bits 17 sempre retornam 0.

Resolução

Este problema foi corrigido a partir da versão AN661 13.1.

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.