ID do artigo: 000082796 Tipo de conteúdo: Solução de problemas Última revisão: 25/05/2015

Teste de exemplo de cliente JESD204B IP core ou testbench de exemplo de projeto - falha na simulação para Arria 10 variantes ao usar o simulador Aldec Riviera

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Simulação para Arria 10 variantes falharão se você executar simulação com a Riviera Simulador.

Quando a simulação é concluída, a transcrição da simulação relata o seguinte Mensagem:

Testbench do cliente:

“TESTBENCH_FAILED : Unexpected Failure. Probably testbench's issue”.

Teste de exemplo de projeto:

" Pattern Checker(s): No valid data found! JESD204B Tx Core(s): OK! JESD204B Rx Core(s): OK! TESTBENCH_FAILED: SIM FAILED!"

O rx_syncstatus sinal do Arria 10 PHY nativo ficará em Baixo.

Este problema é encontrado nas versões 14.1 e 14.1a10 da Quartus II.

Resolução

Não há solução alternativa. Este problema será corrigido em uma versão futura.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.