ID do artigo: 000082821 Tipo de conteúdo: Solução de problemas Última revisão: 25/09/2018

Por que a Ethernet de baixa latência de 100 G Stratix® 10 FPGA IP mostra "H-Tile" como "Bloco de transceptor alvo" ao direcionar um dispositivo apenas "L-Tile"?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Ethernet de baixa latência de 100G Intel® FPGA IP para Arria® 10 e Stratix® V
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao trabalhar com um dispositivo apenas "L-Tile", o menu suspenso "Transceptor Target" é desabilitado e mostra o valor padrão "H-Tile". 'H-Tile' é codificado no arquivo de descrição de componentes como padrão.

Resolução

O designer pode ignorar com segurança o "H-Tile" como "Tile de transceptor alvo" ao direcionar dispositivos L-Tile, o IP gerará HDL visando o bloco de dispositivo correto. Este problema será corrigido em uma versão futura do Software Quartus® Prime.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA Intel® Stratix® 10 GX
FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGA Intel® Stratix® 10 SX SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.