ID do artigo: 000082877 Tipo de conteúdo: Solução de problemas Última revisão: 11/03/2013

Por que vejo erros ao compilar o controlador baseado em DDR3 UniPHY com HPS no Designer de plataforma?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Você pode ver os seguintes erros durante o estágio de compilação de análise e síntese para controladores baseados em DDR3 UniPHY com sistema de processador rígido (HPS) no Designer de plataforma:

    Erro: a porta de entrada DATAIN no átomo "{hierarchy}.config_1", que é cyclonev_io_config primitiva, não está conectada legalmente e/ou configurada
    Informações (129003): DATAIN da porta de entrada é impulsionado por um sinal constante, mas o compilador espera que esta porta de entrada esteja conectada a um sinal real


    Erro: A porta de entrada ENA no átomo "{hierarchy}.config_1", que é cyclonev_io_config primitiva, não está conectada legalmente e/ou configurada
    Informações (129003): A porta de entrada ENA é orientada por um sinal constante, mas o compilador espera que esta porta de entrada esteja conectada a um sinal real


    Erro: a atualização da porta de entrada no átomo "{hierarchy}.config_1", que é cyclonev_io_config primitiva, não está conectada legalmente e/ou configurada
    Informações (129003): A ATUALIZAÇÃO da porta de entrada é conduzida por um sinal constante, mas o compilador espera que esta porta de entrada esteja conectada a um sinal real

    Resolução

    Este problema ocorre ao usar a geração diferida do Platform Designer, onde o controlador DDR3 é gerado em tempo real durante a compilação. O método correto para compilar corretamente o projeto é o seguinte:

    1. Crie o sistema Platform Designer.
    2. No sistema Platform Designer, gere o IP do controlador DDR3.
    3. Inclua o arquivo .qip resultante em seus arquivos de projeto e não no arquivo .qsys.

    Produtos relacionados

    Este artigo aplica-se a 6 produtos

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GX
    FPGA Arria® V SX SoC
    FPGA SoC Cyclone® V ST
    FPGA Arria® V ST SoC
    FPGA SoC Cyclone® V SE

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.