ID do artigo: 000082926 Tipo de conteúdo: Solução de problemas Última revisão: 23/10/2015

Por que meu dispositivo Stratix IV exibe um desenho de corrente VCC superior ao esperado durante a configuração do Fast Passive Parallel (FPP) ?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao executar a configuração FPP de EP4SGX180, EP4SGX230, EP4SGX290, EP4SGX360, EP4SGX530, EP4SE230, EP4SE360, EP4SE530, EP4SE820, EP4S40G2, EP4S40G5, EP4S100G2, EP4S100G3, EP4S100G4 e EP4S100G5 Stratix® Dispositivos IV usando uma alta frequência DCLK, certos padrões de fluxo de bits incomuns podem resultar no dispositivo exibindo um desenho de corrente vcC superior ao esperado durante a configuração. Quando isso ocorrer, o dispositivo não entrará no modo do usuário após a configuração ou afirmará uma CRC_ERROR ao entrar no modo do usuário.

Resolução

Seu sistema não será afetado se você não observar os sintomas de falha descritos acima. Entre em contato Altera mySupport se você suspeitar que seu sistema foi afetado por este problema.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA Stratix® IV GX
FPGA Stratix® IV GT
FPGA Stratix® IV E

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.