Se o seu projeto usar o analisador lógico SignalTap® II, relatórios formais de verificação relatam incompatibilidades. O fluxo de verificação formal quartus® II não é suportado com LEC cadence conformal se você usar o analisador lógico SignalTap II em seu projeto.
1
Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.
O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.