ID do artigo: 000082942 Tipo de conteúdo: Solução de problemas Última revisão: 26/02/2014

O que é o diagrama de tensão para o padrão de entrada do gatilho Schmitt e como ele se relaciona às especificações DE VIL e VIH?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Um padrão de entrada de gatilho Schmitt permite que buffers de entrada respondam a taxas lentas de borda de entrada com uma taxa de borda de saída rápida. O mais importante é que os gatilhos Schmitt fornecem histeresia no buffer de entrada, impedindo que sinais de entrada barulhentos de aumento lento torçam ou oscilam no sinal de entrada conduzido para a matriz lógica.

Os diagramas de tensão a seguir ilustram a diferença entre o padrão de entrada do gatilho Schmitt e o padrão de entrada LVTTL/LVCMOS, e como vschmitt se relaciona com VIH e VIL.

Figure 1. LVTTL/LVCMOS Input Standard Voltage Diagram

Figure 2. Schmitt Trigger Input Standard Voltage Diagram

 

Produtos relacionados

Este artigo aplica-se a 3 produtos

CPLDs MAX® V
CPLD MAX® II Z
CPLDs MAX® II

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.