Se você estiver trocando vias em seu PCB por roteamento de sinal aprimorado e usando o Ethernet 100G de baixa latência Intel® Stratix® 10 FPGA IP Core, não troque também as atribuições de pino do dispositivo Intel Stratix 10.
Em vez disso, deixe o pinout original do dispositivo Stratix 10 e utilize o recurso de reordenamento de via compatível com o PCS do Ethernet Intel Stratix 10 FPGA Ip Core de baixa latência.
O recurso de reordenação de vias compatível com o núcleo IP ethernet de baixa latência 100G Intel Stratix 10 FPGA permite que o usuário troque quaisquer conexões físicas conforme desejar, sem alterar o pino do dispositivo Stratix 10.
A reordenação de vias ocorre automaticamente na Ethernet de baixa latência 100G Intel Stratix 10 FPGA IP Core e não são necessárias configurações adicionais de registro.