ID do artigo: 000082957 Tipo de conteúdo: Mensagens de erro Última revisão: 30/04/2018

Erro (16058): PLLs que usam a rede x1 do clock e dirigem o mesmo canal HSSI devem ser colocados no mesmo banco do transceptor

Ambiente

  • Intel® Quartus® Prime Standard Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema com o software Intel® Quartus® Prime Standard Edition versão 17.1, você pode observar o erro acima se estiver usando o ip Intel® FPGA SDI II com comutação PLL TX dinâmica habilitada em dispositivos Intel® Arria® V.

     

    Resolução

    Não há solução alternativa para este problema. Este problema é corrigido a partir Intel® Quartus® software Prime Standard Edition versão 18.0.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Arria® V e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.