ID do artigo: 000083020 Tipo de conteúdo: Solução de problemas Última revisão: 29/05/2015

Por que a simulação do JESD204B IP Example Design falha quando o SOFT PCS está habilitado?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • JESD
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema conhecido no software Quartus® II versão 15.0, a simulação do JESD204B IP Example Design pode falhar com as seguintes mensagens se geradas no modo Soft PCS:

    # Verificação de padrões:não foram encontrados dados válidos!
    Nº JESD204B Tx Core(s): erro(s) de link Tx encontrado!
    # JESD204B Rx Core(s): OK!
    # TESTBENCH_FAILED: SIM FALHOU!

    Esta falha ocorre porque a configuração PMA_WIDTH no ATX PLL está configurada incorretamente para o design de exemplo do modo Soft PCS.


     

    Resolução Para resolver isso, altere a configuração PMA_WIDTH no script gen_ed_sim_*.tcl de 20 para 40 e execute o script.

    Este problema está programado para ser corrigido em uma versão futura do software Quartus II.

    Produtos relacionados

    Este artigo aplica-se a 3 produtos

    FPGA Intel® Arria® 10 GT
    FPGA Intel® Arria® 10 GX
    FPGA Intel® Arria® 10 SX SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.