ID do artigo: 000083083 Tipo de conteúdo: Solução de problemas Última revisão: 15/03/2019

Por que o transceptor TX simplex envia dados errados quando a CMU PLL do PCIEx1 (HIP) está localizada no mesmo canal?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a® um problema com dispositivos Intel® Arria® V e Intel Cyclone V, o transmissor no modo Somente TX pode resultar em dados incorretos se a CMU PLL de um PCIex1 com Hard IP estiver localizada no mesmo canal do transceptor. O transmissor no modo somente TX e a CMU PLL de um PCIex1 com HARD IP não podem ser colocados juntos no canal 1 ou 4 do transceptor.

    Resolução

    Não há solução alternativa para este problema. A partir do Intel® Quartus® Prime Standard versão 18.0, o usuário receberá a seguinte mensagem de erro quando a CMU PLL de um PCIex1 com HARD IP estiver localizada no mesmo canal que o transmissor no modo Somente TX.

    Erro (20039): o canal TX < tx_pin~CLUSTER~HSSI_TX_CHANNEL_CLUSTER1 > e o PLL PCIE não podem compartilhar o mesmo local do canal duplex

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGAs Arria® V e FPGAs SoC
    FPGAs Cyclone® V e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.