ID do artigo: 000083087 Tipo de conteúdo: Solução de problemas Última revisão: 14/08/2018

O Intel® Arria® 10 PCIe* Hard IP não permite que uma TLP de conclusão de gravação de memória passe uma TLP de leitura de memória.

Ambiente

    Intel® Quartus® Prime Pro Edition
    Hard IP para PCI Express* Intel® Arria® 10 Cyclone® 10
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Há uma limitação no Intel® Arria® 10 PCIe* Hard IP, que não tem um buffer de bypass para armazenar pacotes de leitura de memória. Se não houver crédito para enviar pacotes de leitura de memória, esses pacotes permanecerão na fila, o que fará com que os TLPs de conclusão de gravação de memória fiquem bloqueados. O HARD IP Intel® Arria® 10 PCIe* não permite que qualquer TLP de conclusão de gravação de memória passe por um pacote de memória de leitura porque o HARD IP Intel® Arria® 10 PCIe* não tem um buffer de bypass para colocar os pacotes de leitura de memória de lado e dar lugar a TLPs de conclusão de gravação.

 

Resolução

Não existe solução alternativa para este problema. O aplicativo e o software do usuário devem estar cientes da limitação e garantir que este cenário não aconteça. Este problema não será corrigido em uma versão futura do software Intel® Quartus® Prime Edition.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 SX SoC
FPGA Intel® Cyclone® 10 GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.