Você pode obter este erro ao sintetizar o altdll Intel® FPGA IP em Stratix® V FPGAs com o software Quartus® II versão 13.1, se você ligar o bloco dll_offset_ctrl Instantiate e definir estáticamente as opções para O controle de deslocamento de fase DLL A ou DLL phase Offset Control B.
Para resolver este erro, siga estas etapas:
- Modifique o valor do parâmetro dll_ctr_a_wys.use_offset de verdadeiro para falso no nome da variação .v .
- Re-execute a síntese.
Este problema é corrigido a partir do software Quartus® II versão 14.1.