ID do artigo: 000083123 Tipo de conteúdo: Mensagens de erro Última revisão: 05/06/2014

Aviso (10230): aviso de atribuição de HDL Verilog em *instance_name*_write_datapath.v(118): valor truncado com tamanho para corresponder ao tamanho do alvo (1)

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Você pode experimentar o aviso acima ao compilar o controlador SDRAM DDR2 ou DDR3 com UniPHY IP em Quartus II.

    Este aviso ocorre quando Quartus II sintetizou alguns dos registros e lógicas que se conectam ao sinal "phy_ddio_oct_ena_pre_shift" devido a barramento não declarado para este sinal em nome e hierarquia _write_datapath.v arquivo.  Isso leva ao comportamento incorreto de comutação de OCT.

     

    Resolução

    Declare o sinal \'phy_ddio_oct_ena_pre_shift\' abaixo no arquivo _write_datapath.v antes de sua atribuição.

    fio [AFI_DQS_WIDTH-1:0] phy_ddio_oct_ena_pre_shift;

    Produtos relacionados

    Este artigo aplica-se a 9 produtos

    FPGA Stratix® V E
    FPGA Stratix® IV GX
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX
    FPGA Stratix® IV E
    FPGAs Stratix® III
    FPGA Arria® II GZ
    FPGA Stratix® IV GT

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.