ID do artigo: 000083130 Tipo de conteúdo: Solução de problemas Última revisão: 14/06/2016

Por que o treinamento de link PCI Express falha intermitentemente?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um bug, você pode ver falha no treinamento de link com o Hard IP para PCI Express® IP Core devido à transmissão de TS1s corrompidos.

O estado de LTSSM do núcleo IP rígido funciona entre o estado Detectar e Polling.Config. Devido aos TS1s corrompidos, o parceiro de link só pode prosseguir para o estado Polling.Active, causando falha no treinamento de link.

Resolução

Modifique o IP para usar o controlador soft reset, consulte a solução relacionada abaixo:

Este problema é corrigido em v13.1.2 e posterior do software Quartus® II.

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 8 produtos

FPGA Arria® V GT
FPGA Arria® V ST SoC
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA Arria® V GX
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.