Por que instâncias ethernet de Intel® FPGA IP de velocidade tripla transmitem e recebem PLL para E/S LVDS não compartilham o mesmo PLL?

Instâncias ethernet de Intel® FPGA IP de velocidade tripla transmitem e recebem loop bloqueado por fase (PLL) para E/S LVDS não compartilham o mesmo PLL.

O patch a seguir fornece uma solução para garantir a transmissão e o recebimento de PLL para que a E/S LVDS possa compartilhar o mesmo PLL.

Baixe o software Quartus® II adequado versão 10.1SP1 patch 1.77 dos seguintes links:

• Patch 1.77 do software Quartus II versão 10.1SP1 para Windows
• Software Quartus II versão 10.1SP1 patch 1.77 para Linux
• Software Quartus II versão 10.1SP1 ReadMe para patch 1.77

Cuidado:

Você deve ter instalado anteriormente o software Quartus II 10.1 SP1 ou deve instalar o software Quartus II 10.1 SP1 antes de instalar este patch. Caso contrário, o patch não será instalado corretamente e o software Quartus II não será executado corretamente.

Após instalar o patch, regenere sua Ethernet de velocidade tripla Intel FPGA® IP antes de compilar seu projeto.