ID do artigo: 000083195 Tipo de conteúdo: Solução de problemas Última revisão: 22/08/2018

Por que a Ethernet 10G de baixa latência Intel® FPGA IP as solicitações de XON sequenciais quando implementadas com filas de controle de fluxo com prioridade (PFC) ?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Intel® FPGA IP MAC Ethernet e Função PHY de 10-Gbps e baixa latência IP-10GEUMAC
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema com o software Intel® Quartus® Prime versão 18.0.1 e anterior, a Ethernet 10G ethernet de baixa latência Intel® FPGA IP aceita apenas a primeira solicitação de XON quando implementada com filas de controle de fluxo baseado em prioridade (PFC). Todas as solicitações de XON subseqüentes serão ignoradas e as filas restantes pausadas permanecerão pausadas até que o quanta pausa expire ou se torne zero.

Resolução

Para resolver este problema, faça com que todas as filas pausadas retomem simultaneamente através de um único XON ou aguardem a expiração do quanta de pausa para as filas de prioridade pausadas restantes.

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 18.1.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA Intel® Cyclone® 10 GX
FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.