ID do artigo: 000083196 Tipo de conteúdo: Mensagens de erro Última revisão: 26/12/2018

Erro(18510): o canal mestre PIPE < ovSOFTPCIE_TxP[x] > não pode ser colocado no local do canal HIP < PIN_xxxx > devido ao requisito de sincronização.

Ambiente

    Intel® Quartus® Prime Pro Edition
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode ver este erro, ao compilar o transceptor nativo de Intel® Stratix® 10 L-Tile/H-Tile nas configurações gen3 PIPE* com destino a -2/3 dispositivos de nível de velocidade Intel® Stratix® 10 usando o Intel® Stratix® 10 Hard IP para locais de pino PCI* Express.

Resolução

Para resolver este problema, altere os locais do transceptor para evitar os usados pelo Intel® Stratix® 10 Hard IP ou altere o grau de velocidade do dispositivo para -1.

Este erro será relatado ao usar Intel® Quartus® edição Prime Pro versões 17.0, 17.1 e 18.0 ao atingir uma categoria de velocidade -2 ou -3.

Este erro foi corrigido a partir da Intel® Quartus® edição Prime Pro versão 18.1.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Intel® Stratix® 10 GX
FPGA Intel® Stratix® 10 SX SoC
FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 TX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.