ID do artigo: 000083216 Tipo de conteúdo: Solução de problemas Última revisão: 03/12/2012

Nos núcleos MAC e PHY IP de 40 GbE e 100 GbE, a configuração Stratix V RX mostra erros de bits no hardware

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Em núcleos MAC e PHY IP de 40 GbE e 100 GbE com a versão 12.0 do software Quartus II, configurações somente para RX para Stratix V projetos de dispositivos, como apenas PHY, MAC e PHY, ou MAC e PHY com adaptadores, podem mostrar níveis de erro de bits elevados no hardware.

Resolução

Este problema é corrigido na versão do software 12.1 Quartus de o núcleo IP.

Para a versão 12.0 do núcleo IP, reduza a frequência clk_status do design de 100 MHz a 50 MHz. Isso resultará em impreciso O monitor de taxa de clock (0x001-0x004) e o temporizador de bloqueio (0x011) se registram.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.