Problema crítico
A taxa máxima de clock para Cyclone® III com suporte a SDRAM DDR2 de taxa completa na coluna E/S é rebaixada para a versão 9.1 e mais recente. A taxa máxima de clock é rebaixada porque a ferramenta Intel® Quartus® II não consegue alcançar a colocação do botão com as taxas de clock mais rápidas com o controlador de alto desempenho DDR2 SDRAM II (HPC II).
A tabela mostra as especificações rebaixadas para o software Intel® Quartus® II versão 9.1.
Suporte para SDRAM DDR2 de taxa completa para dispositivos Cyclone®III
| Padrão de memória | Dispositivo | Grau de velocidade | Taxa máxima de clock de taxa completa (MHz) |
| Coluna E/S (Seleção de chip único) | |||
DDR2 SDRAM
Cyclone III
C6
167
C7
150
C8, I7, A7
150
Notas: você precisa do grau de velocidade do componente de memória de 267 MHz ao usar o padrão de E/S da classe E/S e o grau de velocidade do componente de memória de 333 MHz ao usar o padrão de E/S da classe II. Você precisa de uma velocidade de velocidade do componente de memória de 200 MHz.
Este problema afeta todos os projetos que usam SDRAM DDR2 de taxa completa com arquitetura HPC II e visam os dispositivos Cyclone III. Se você estiver usando ODRAM DDR2 com arquitetura HPC, você não será afetado por este downgrade.
Não há impacto no projeto.
Para obter taxas de clock mais altas, consulte a solução fornecida em:
https://www.intel.com/content/www/br/pt/support/programmable/articles/000086496.html
Este problema será corrigido em uma versão futura do controlador DDR2 com ALTMEMPHY IP.