ID do artigo: 000083248 Tipo de conteúdo: Mensagens de erro Última revisão: 10/12/2012

Erro (180000): o PLL fracionário está tentando compensar várias árvores de clock LVDS, mas pode compensar apenas uma árvore de clock LVDS (1 local afetado)

Ambiente

    Software Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você verá esta mensagem de erro ao tentar usar um PLL de banco lateral para impulsionar os clocks ALTLVDS nos bancos superior ou inferiores das famílias de dispositivos que suportam apenas os SERDES síncronos de fonte nos bancos superior e inferior.

Para direcionar canais SERDES síncronos de fonte bancária superior ou inferior, você deve usar um PLL na mesma borda do dispositivo que os pinos de E/S de LVDS.

Resolução

Esta é uma opção válida e não adequada. O projeto falhou na propagação da restrição onde o pll fracionário do restrição do usuário para FRACTIONALPLL_X0_Y46_N0 porque este local não impulsiona o LVDS.
A árvore de clock LVDS geralmente atravessa as bordas superior e inferior.

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA Stratix® V E
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.