Localize o < sua variação Qsys>/altera_pcie_a10_hip_150/synth/< sua variação>_alterapcie_a10_hip_150_****.v arquivo (onde **** é uma série de caracteres gerada aleatoriamente) e faz essas alterações:
Na linha 2026, adicione este sincronizador de reinicialização:
//=================================
Redefinir o sincronizador
//=================================
gerar início: g_rst_sync
se ((interface_type_integer_hwtcl == 1) || (include_sriov_hwtcl == 1)) comece: g_syncrstn_avmm_sriov
Redefinir o sincronizador
altpcie_reset_delay_sync #(
. ACTIVE_RESET (0),
. WIDTH_RST (10),
. NODENAME ("app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl"),
. LOCK_TIME_CNT_WIDTH (1)
) app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl (
.clk (coreclkout_hip),
.async_rst (~reset_status),
.sync_rst(app_rstn[9:0])
);
Final
Final
endgenerar
Na linha 4378, exclua este sincronizador de reinicialização
Redefinir o sincronizador
altpcie_reset_delay_sync #(
. ACTIVE_RESET (0),
. WIDTH_RST (10),
. NODENAME ("app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl"),
. LOCK_TIME_CNT_WIDTH (1)
) app_rstn_altpcie_reset_delay_sync_altpcie_a10_hip_hwtcl (
.clk (coreclkout_hip),
.async_rst (~reset_status),
.sync_rst(app_rstn[9:0])
);
Na linha 4612, mude esta linha:
.power_on_reset_n (perstn_pin
para isso:
.power_on_reset_n (app_rstn[0]
Este problema está programado para ser corrigido em uma versão futura do software Quartus® II