ID do artigo: 000083288 Tipo de conteúdo: Solução de problemas Última revisão: 20/11/2013

Por que meu relógio DDR3 Uniphy *|pll_c2p_write_clk de tempo desaparece dos meus relatórios do TimeQuest durante determinadas compilações?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Para determinadas configurações do controlador de memória baseado em DDR3 UniPHY, *|pll_c2p_write_clk o clock pode não estar listado no relatório dos clocks durante a análise de tempo. Essa omissão pode ocorrer quando duas saídas do contador PLL do controlador de memória têm as mesmas configurações e são mescladas. Neste caso, o *|pll_c2p_write_clk clock será mesclado *|pll_afi_clk no qual é por isso que ele não está mais visível nos relatórios do TimeQuest.

Resolução Nenhuma solução alternativa é necessária porque a fusão do contador PLL é válida e todos os caminhos de sincronização que foram originalmente *|pll_c2p_write_clk associados ao clock estão agora associados ao *|pll_afi_clk clock.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.