Erro de sintaxe de simulação de DSP de ponto flutuante, não pesquisado ';'

Devido a um problema no software Intel® Quartus® Prime versão 15.1 e anterior, você pode ver um dos seguintes erros de simulação ao simular o componente DSP IP do ponto flutuante para Intel® Arria® 10 dispositivos.

Mentor:

Erro ***: (vlog-13069) ./.. /.. /altera_fpdsp_block_151/sim/<moduleSpecificName>_altera_fpdsp_block_<versionSpecificID> (46): perto de ";": erro de sintaxe, inesperado \';\', esperando \')\'.

Cadência:

ncvlog: *E,EXPRPA (./.. //.. /altera_fpdsp_block_151/sim/<moduleSpecificName>_altera_fpdsp_block_<versionSpecificID>,46|1): esperando uma parêntese certa (\')\') [12.1.2][7.1(IEEE)].

Sinopse:

Erro de sintaxe-[SE]
A seguinte fonte de verilog tem erro de sintaxe:
"./.. /.. //.. /altera_fpdsp_block_151/sim/<moduleSpecificName>_altera_fpdsp_block_<versionSpecificID>.sv",
46: token é \';\'
);

Para resolver este problema, execute uma das seguintes ações:

1. Gere a versão VHDL do IP e use isso em simulações.
2. Modifique o arquivo de variação criado em /altera_fpdsp_block_151/sim/_altera_fpdsp_block_.sv e altere a seguinte linha:

.chainout (chainout)

Para:

.chainout (chainout)

Nota: o local do arquivo pode ser encontrado na versão 15.0 ou 15.1 para que o caminho do diretório possa ser /altera_fpdsp_block_150 ou /altera_fpdsp_block_151.

Este problema está corrigido no software Intel® Quartus® Prime v16.0.