ID do artigo: 000083305 Tipo de conteúdo: Solução de problemas Última revisão: 12/06/2015

Por que a camada de link de dados está no meu HARD IP para PCI Express?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Os relatórios ativos de camada de link de dados e relatórios surpresa não podem ser habilitados para a interface Avalon® MM para soluções PCIe nas versões de software 15.0 e anteriores.  Daí o derr_cor_ext_rpl, derr_rpl, dlup e dlup_exit os sinais não indicam nenhuma informação útil e devem ser ignorados.
Resolução Esta funcionalidade foi adicionada à versão 15.0.1 e posterior do software Quartus® II.

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.