ID do artigo: 000083321 Tipo de conteúdo: Solução de problemas Última revisão: 21/02/2018

Por que o núcleo IP Deinterlacer II deixa cair uma linha para todos os outros quadros na simulação?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Desentrelaçador II (passagem HDR para 4K) Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema com o software Intel® Quartus® Prime versão 16.1, você pode encontrar o problema acima na simulação se o núcleo IP Dointerlacer II estiver configurado com algoritmo de desinterlacação "Bob" e produzir um quadro para cada campo F0.

Resolução

Para resolver este problema, configure o Deinterlacer II IP para produzir um quadro para cada campo de F1.

Este problema foi corrigido no software Intel Quartus Prime versão 17.1.

Produtos relacionados

Este artigo aplica-se a 9 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Intel® Cyclone® 10
FPGAs Intel® MAX® 10
FPGAs Arria® II
FPGAs Arria® V e FPGAs SoC
FPGAs Cyclone® IV
FPGAs Cyclone® V e FPGAs SoC
FPGAs Stratix® IV
FPGAs Stratix® V

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.