ID do artigo: 000083329 Tipo de conteúdo: Solução de problemas Última revisão: 07/01/2019

Por que vejo que o gerador de pacotes de exemplo de projeto Ethernet de baixa latência de 100 G Stratix® 10 FPGA IP envia um pacote extra de comprimento >1518?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Ethernet de baixa latência de 100G Intel® FPGA IP para Arria® 10 e Stratix® V
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um bug no modo fixo e no modo incremental de exemplo de projeto de núcleo de 100 G de baixa latência Stratix® 10 FPGA IP, você pode ver o gerador de pacotes enviar um pacote extra de comprimento >1518 na seção TX e estatísticas RX do Ethernet Link Inspector na Guia de contadores de estatísticas (1519 - os frames de byte máximo são incrementados por 1).

Este problema não afetará o tráfego Ethernet de 100 G real.

Por exemplo, quando a faixa de pacotes é definida entre 0x40 e 0x42 com pacotes totais = 10, você poderá ver um pacote extra sendo enviado, o que incrementa os quadros de bytes máximos por 1.

Resolução

.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Intel® Stratix® 10 SX SoC
FPGA Intel® Stratix® 10 MX
FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGA Intel® Stratix® 10 GX
FPGA Intel® Stratix® 10 TX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.