ID do artigo: 000083329 Tipo de conteúdo: Solução de problemas Última revisão: 07/01/2019

Por que eu vejo o gerador de pacote de exemplo de design ip Intel® Stratix® Ethernet Intel® Stratix® 10 FPGA de baixa latência enviar um pacote extra de comprimento >1518?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Ethernet de baixa latência de 100G Intel® FPGA IP para Arria® 10 e Stratix® V
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um bug no modo fixo e incremental de design de núcleo ip de 100G ethernet de baixa latência Intel® Stratix® 10 FPGA, você pode ver o gerador de pacotes enviar um pacote extra de comprimento >1518 na ferramenta Ethernet Link Inspector tool TX e na seção estatísticas RX na guia De contadores de estatísticas (1519 - Quadros de byte máximo são incrementados por 1).

    Este problema não afetará o tráfego ethernet real de 100G.

    Por exemplo, quando o intervalo de pacotes é definido entre 0x40 a 0x42 com pacotes totais = 10, você pode ver um pacote extra sendo enviado que incrementa os quadros de bytes máximos em 1.

    Resolução

    Este problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime.

    Produtos relacionados

    Este artigo aplica-se a 5 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC
    FPGA Intel® Stratix® 10 GX
    FPGA Intel® Stratix® 10 SX SoC
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.