Devido a uma mudança no comportamento do software Quartus® II, os designs que podem mesclar PLLs ALTLVDS com sucesso nas versões 9.1 SP2 e anterior podem não ser mais capazes de mesclar PLLs ALTLVDS nas versões 10.0 e posteriores. A alteração depende da rx_inclock do receptor ALTLVDS e tx_inclock do transmissor ALTLVDS estão conectados.
Se rx_inclock e tx_inclock são impulsionados pelo mesmo recurso de clock em seu projeto, as PLLs ALTLVDS podem ser mescladas com sucesso, desde que você tenha atendido todos os outros requisitos para fusão de PLL (consulte abaixo).
Nas versões do software Quartus II 9.1 SP2 e anteriores, as PLLs ALTLVDS também podem ser mescladas se o rx_outclock no receptor estiver conectado ao tx_inclock do transmissor e usar a mesma frequência rx_inclock no receptor. Altera considera essa configuração uma condição válida para a fusão de PLLs ALTLVDS a partir do software Quartus II versão 10.0. Para permitir que as PLLs ALTLVDS sejam mescladas, altere seu design para que o rx_inclock e o tx_inclock sejam impulsionados pelo mesmo recurso de clock.
Se você tiver um design existente compilado no software Quartus II versão 9.1 SP2 ou anterior, não é necessário recompilar para satisfazer as novas regras de fusão do ALTLVDS PLL.
Requisitos de fusão de ALTLVDS PLL:
- Fontes de clock idênticas
- Fontes pll_areset idênticas
- Se uma instância ALTLVDS usar pll_areset, todas as instâncias devem usar o mesmo pll_areset
- Fatores de deserialização/serialização idênticos