Solução
Para Stratix® IV GX, o Gerenciador de plug-in ALTGX MegaWizard® oferece uma opção para selecionar rx_syncstatus sinal de saída baseado em pedidos de byte. Esta opção está disponível na tela Rate Matcher/Byte Order. Se esta opção estiver selecionada, o bloco de pedidos de byte é acionado quando rx_syncstatus é afirmado.
Altera identificou que durante a simulação funcional no software Quartus® II versão 8.0, rx_byteorderalignstatus a porta não é afirmada sobre a primeira ocorrência do padrão de pedidos de byte para a seguinte configuração de modo de largura dupla básica.
- FPGA de interface malha-transceptor: 32 bits
- Codificador/decodificador 8b10b desativado
- Largura do padrão do alinhador de palavras: 32 bits (ex: 1A2B3C4D)
- Largura do padrão de pedidos de byte: 16 bits
- Padrão de pedido de byte: 2 LSBytes do padrão do alinhador de palavras (ex: 3C4D)
Para a configuração acima, o bloco de pedidos de byte recebe rx_syncstatus ciclo de um clock após receber a palavra dados alinhados que contém o padrão de pedidos de byte. Portanto, a porta _byteorderalignstatus rx não é afirmada sobre a primeira ocorrência do padrão de pedidos de byte.
Solução alternativa : este problema será corrigido no software Quartus® II versão 8.1