ID do artigo: 000083415 Tipo de conteúdo: Solução de problemas Última revisão: 18/05/2013

Arria V GZ e Stratix V Hard IP para PCIe IP Core não ciclo através das taxas de dados da geração 1-geração3 em testes de CBB

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Ao realizar o teste de olho TX como parte do PCI Express Testes de placa base de conformidade (CBB), o Arria V GZ e Stratix V Hard IP para PCIe não ciclo através da Geração1, Gen2 e Gen3 taxas de dados.

Resolução

Este problema é corrigido na versão 13.0 do Hard IP para PCI Express IP Cores.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix® V

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.