ID do artigo: 000083429 Tipo de conteúdo: Product Information & Documentation Última revisão: 26/01/2016

Como você usa o circuito de mudança de fase do DQS quando a frequência da interface de memória está abaixo da frequência mínima do clock de referência da DLL?

Ambiente

  • Software Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    O circuito de mudança de fase do DQS usa uma DLL para controlar dinamicamente o atraso de clock exigido pelos pinos DQS/CQ/CQn/QK#.

    Por sua vez, a DLL usa uma referência de frequência para gerar dinamicamente sinais de controle para as cadeias de atraso em cada pino DQS/CQ/CQn/QK#, permitindo compensar variações de processo, tensão e temperatura (PVT).

    O circuito de mudança de fase do DQS ainda pode ser usado para garantir uma mudança de fase eficaz para interfaces de memória que executam abaixo da frequência de entrada mínima de DLL de 200 MHz.

    Resolução

    Siga estas diretrizes:

    1) Para uma frequência de interface entre 100 MHz e 199 MHz, a frequência do clock alimentando o DLL deve ser dobrada para alcançar uma mudança de fase efetiva de 45°

    2) Para uma frequência de interface entre 50 MHz e 99 MHz, a frequência do clock alimentando a DLL deve ser multiplicada por quatro para alcançar uma mudança de fase eficaz de 22,5°.

    Para maximizar a mudança de fase efetiva, outra solução alternativa é usar a frequência mais próxima acima da frequência de entrada mínima de DLL para impulsionar a DLL.

    Você deve ver os seguintes resultados:

    1) Para uma frequência de interface entre 100 MHz e 199 MHz, você obterá uma mudança de fase mais próxima de 90° ou acima de 45°.

    2) Para uma frequência de interface entre 50 MHz e 99 MHz, você terá uma mudança de fase mais próxima de 45° ou acima de 22,5°.

    Para fins de análise de tempo, os parâmetros DQS_PHASE_SHIFT no IP ALTDQ_DQS2 precisam ser definidos para o valor de mudança de fase real eficaz.

    Por exemplo, se o parâmetro do IP ALTDQ_DQS2 DQS_PHASE_SETTING = 2 (configuração padrão de 90°), a frequência da memória da interface é de 178 MHz, e a DLL está funcionando a 205 MHz, então 90 graus de 205 MHz (1,22ns) se traduz em 78,14degree de 178 MHz.

    Em seguida, defina DQS_PHASE_SHIFT = 7814 e verifique o número no TimeQuest.

    Adicione a seguinte atribuição ao arquivo .qsf:

    set_global_assignment -name USE_DLL_FREQUENCY_FOR_DQS_DELAY_CHAIN ON

    Isso é aplicável ao direcionar Arria® V ou Cyclone® V no software Quartus® II versão 13.0SP1 DP5 ou mais recente e ao direcionar para o Stratix V ou Arria V GZ na versão Quartus® II 13.1 ou mais recente.

    A análise de tempo não será precisa sem esta atribuição global no arquivo .qsf.

    Produtos relacionados

    Este artigo aplica-se a 6 produtos

    FPGAs Arria® V e FPGAs SoC
    FPGA Arria® V GT
    FPGA Arria® V GX
    FPGA Arria® V GZ
    FPGA Arria® V ST SoC
    FPGA Arria® V SX SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.