ID do artigo: 000083430 Tipo de conteúdo: Mensagens de erro Última revisão: 05/02/2015

Erro (175020): restrição ilegal de LVDS_CHANNEL que faz parte Altera SERDES LVDS

Ambiente

    Software de projeto Intel® Quartus® Prime
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você receberá este erro se estiver usando Altera LVDS SERDES IP no modo Rx-CDR, com certas restrições de pinos em dispositivos Arria® 10 e Cyclone® 10 GX.

O Altera LVDS SERDES IP no modo Rx-CDR só pode ser colocado em canais numerados dedicados.

Resolução

Para identificar quais pinos podem ser usados no modo Rx-CDR , consulte a coluna canal Tx/Rx dedicada do seu dispositivo do arquivo de pinout. Apenas pares de pinos com números pares podem ser usados.  Por exemplo, LVDS2K_1 pode não ser usado e LVDS2K_2 pode ser usado.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 SX SoC
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGA Intel® Cyclone® 10 GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.