ID do artigo: 000083445 Tipo de conteúdo: Solução de problemas Última revisão: 13/08/2012

Existe um problema conhecido com as PLLs de finalidade geral de recepção (Rx) e transmissão (Tx) com o LVDS Triple Speed Ethernet (TSE) fundindo-se no software Quartus II versão 10.1?

Ambiente

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Sim, o IP Ethernet de velocidade tripla aprimora a sequência de reinicialização LVDS Rx PLL no software Quartus® II versão 10.1. O PLL LVDS Rx agora pll_areset controlado através do tse_lvds_reset_sequencer, enquanto o PLL Tx tem sua pll_areset inativa.

    Como as fontes de entrada para as duas PLLs são agora diferentes, Quartus II não é mais capaz de fundir as duas PLLs.

    Este problema será corrigido em uma versão futura do IP.

    Produtos relacionados

    Este artigo aplica-se a 7 produtos

    FPGA Cyclone® IV GX
    FPGA Stratix® IV GT
    FPGA Stratix® IV GX
    FPGA Stratix® IV E
    FPGAs Stratix® III
    FPGA Arria® II GZ
    FPGA Arria® II GX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.