ID do artigo: 000083465 Tipo de conteúdo: Solução de problemas Última revisão: 17/08/2012

Ao usar o modo de configuração Active Parallel (AP) a frequência DCLK pode ser definida como uma frequência fixa ou posso usar um clock externo?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Não, o modo de configuração de AP usa o oscilador interno de 40 MHz para configuração e isso não pode ser alterado nem pode ser usado um clock externo.

Ao usar o modo de configuração de AP, a frequência máxima do DCLK será de 40 MHz. A frequência DCLK típica será de 33 MHz com um mínimo de 20 MHz.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGA Cyclone® IV E
FPGAs Cyclone® III

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.