Devido a um problema com o software Quartus® II versão 14.0 e posterior, os sistemas Qsys que incluem o processador Nios II Gen2 falham em gerar modelos de simulação VHDL e testbenches.
Para resolver este problema, gere o modelo de simulação e o testbench no HDL Verilog.
Este problema é corrigido a partir da versão 15.0 do software Quartus II.