Descrição
Devido a um problema no software Quartus® II versão 13.1 e anterior, o atributo Síntese de HDL Verilog pode não ser processado corretamente se você estiver usando atributos no estilo pragma.
Exemplo: dataout de saída /* síntese altera_attribute="nome VIRTUAL_PIN ON" */;
Resolução
Para resolver este problema, use os atributos de estilo Verilog HDL 2001.
Exemplo: (* altera_attribute = dataout de saída "nome VIRTUAL_PIN ON" *).
Este problema está programado para ser corrigido em uma versão futura do software Quartus II.