Assuma a frequência do clock de entrada = 350 MHz e a frequência do clock de saída = 350 MHz
Assim, o software Quartus II pode escolher M=1, N=1 e K=1 para obter a combinação de frequência acima.
Digamos, você gostaria de alterar a frequência do clock de saída para 700 MHz e, portanto, alterar os contadores PLL para M=2, N=1 e K=1 para obter uma frequência de clock de saída de 700 MHz. Como você alterou o valor do contador M, para obter a frequência de saída desejada, e como o contador M faz parte do loop de feedback, o PLL perderá o bloqueio.
Além disso, os designers podem se referir ao relatório de compilação Quartus II - seção Resumo pll para ver exatamente quais valores o software Quartus II escolheu para M,N para que essas configurações não sejam alteradas por erro durante a reconfiguação do PLL.