ID do artigo: 000083560 Tipo de conteúdo: Documentação e informações do produto Última revisão: 11/09/2012

Como devo conectar os pinos de calibração de OCT (Rup e Rdn Altera) no design do controlador de memória de alta perfomance DDR/DDR2/DDR3?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Calibração de OCT paraAltera® controlador de memória de alta perfomance DDR/DDR2/DDR3pode ocorrer no modo de inicialização ou no modo de usuário.

Se o seu projeto estiver usando a calibração de OCT do modo de inicialização, você deve criar esses dois pinos (termination_blk0~_rup_pad e termination_blk0~_rdn_pad) em seu planejador de pinos de design e atribuir ao local de pino Rup e Rdn disponível no FPGA.

Se o seu design estiver usando a calibração de OCT do modo do usuário (que permite controlar dinamicamente a calibração de OCT após a configuração do dispositivo), você deve incluir a megafunção ALTOCT em seu design e conectar os pinos Rup e Rdn de acordo. Para obter mais informações, consulte Altera Nota de aplicativo AN465 .

Consulte o manual do dispositivo ou o documento de fixação do dispositivo no Altera site para locação de pinos Rup e Rdn no dispositivo.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix® III

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.