ID do artigo: 000083566 Tipo de conteúdo: Documentação e informações do produto Última revisão: 01/08/2016

Como os dados de configuração devem ser transmitidos ao usar os modos de configuração fast passive parallel (FPP) x8, x16 ou x32, ao usar arquivos binários brutos (.rbf)?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Os dados de configuração no arquivo de programação binária bruta são pouco endianos.

Se o .rbf contiver a sequência de byte 02 1B EE 01 (como example) em seguida, veja abaixo como os dados devem ser transmitidos nos modos FPP x8, x16 ou x32, respectivamente:

a) No modo FPPx8, o LSb (bit menos significativo) de um byte é BIT0, MSb (bit mais significativo) é BIT7.

BYTE0 = 02

BYTE1 = 1B

BYTE2 = EE

BYTE3 = 01

D[7.0]

D[7.0]

D[7.0]

D[7.0]

0000 0010

0001 1011

1110 1110

0000 0001

b) No modo FPPx16, o primeiro byte no arquivo é o LSB (byte menos significativo) da palavra de configuração, e o segundo byte é o MSB (byte mais significativo).

WORD0 = 1B02

WORD1 = 01EE

LSB: BYTE0 = 02

MSB: BYTE1 = 1B

LSB: BYTE2 = EE

MSB: BYTE3 = 01

D[7.0]

D[15..8]

D[7.0]

D[15..8]

0000 0010

0001 1011

1110 1110

0000 0001

c) No modo FPPx32, o primeiro byte no arquivo é o LSB (byte menos significativo) da palavra dupla de configuração, e o quarto byte é o MSB (byte mais significativo).

Palavra dupla = 01EE1B02

LSB: BYTE0 = 02

BYTE1 = 1B

BYTE2 = EE

MSB: BYTE3 = 01

D[7.0]

D[15..8]

D[23..16]

D[31..24]

0000 0010

0001 1011

1110 1110

0000 0001

Resolução

Certifique-se de não trocar os bits superiores ou bytes e os bits ou bytes mais baixos ao executar a configuração de FPP. O envio incorreto dos dados de configuração durante o processo de configuração pode causar comportamento inesperado no sinal CONF_DONE sinal.

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.