ID do artigo: 000083575 Tipo de conteúdo: Solução de problemas Última revisão: 19/05/2015

Por que os pinos são relatados como presos a 1 quando eu executo o Boundary Scan Testing em dispositivos SOC?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao realizar testes de Boundary Scan no SOC Cyclone® V e nos Hard Processor Systems (HPS) do SOC Arria® V, o HPS deve ser mantido em redefinição.

Resolução

Este requisito está programado para ser incluído a partir da versão 15.1 do SOC Cyclone® V e dos manuais do SOC Arria® V. V.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Arria® V ST SoC
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.