ID do artigo: 000083657 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que o meu projeto Qsys cria saídas HDL diferentes em cada geração?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Um problema foi identificado com o algoritmo de geração de Qsys e gerenciamento de projetos que resulta em geração de códigos não determinísticos. O HDL é válido em cada geração de executar, no entanto, a ordem das instâncias pode variar de executar a executar. Este problema foi visto em todas as versões dos Qsys 11.0 e 11.1 (com e sem pacotes de serviço).

Resolução

Este problema será resolvido na versão 12.0 da Qsys.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.