ID do artigo: 000083664 Tipo de conteúdo: Solução de problemas Última revisão: 14/04/2014

Simulação de postfit VHDL não suportada para designs Arria V e Cyclone V com controlador de memória dura

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Este problema afeta produtos DDR2, DDR3 e LPDDR2 usando controladores de memória dura.

A simulação de pós-adaptação de VHDL não é suportada para Arria V e Cyclone Projetos V contendo controladores de memória dura. Você encontrará Erros de elaboração de VHDL devido a portas não conectadas.

Resolução

A solução alternativa para este problema é usar a simulação de pós-produção da Verilog.

Este problema não será corrigido.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Arria® V e FPGAs SoC
FPGAs Cyclone® V e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.