Devido a um problema nas versões do software Quartus® II 14.1 e anteriores, você pode ver este aviso ao conectar a entrada de um buffer bidirecional a um zero constante ao atingir a família de dispositivos Intel® Arria® 10.
O problema ocorre devido a um problema de síntese no qual as portas OE e IN para o buffer bidirecional são trocadas.
O problema da síntese afeta todas as outras famílias de dispositivos. No entanto, o aviso é emitido apenas para a família de dispositivos Intel Arria 10
Para resolver este problema, use o atributo "manter" para preservar o fio constante, conforme mostrado no código de acesso:
Para VHDL:
sinal const_zero_sig: std_logic;
manter atributos: boolean;
atributo keep of const_zero_sig: o sinal é verdadeiro;
Começar
const_zero_sig
TRI_PIN
Para Verilog HDL:
fio const_zero_sig /* síntese manter */;
atribuir const_zero_sig = 1\'b0;
atribuir TRI_PIN = habilitar? const_zero_sig: \'bz;
Este problema está programado para ser corrigido em uma versão futura do software Quartus II.