ID do artigo: 000083671 Tipo de conteúdo: Solução de problemas Última revisão: 23/12/2014

Por que o ponto final PCI Express está preso no DETECT. QUIET ao usar o exemplo Avalon-MM do design Qsys?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição O Avalon®-MM Stratix® V Hard IP para o design de exemplo PCI® Express, que está disponível no /ip/altera/altera_pcie/altera_pcie_sv_hip_avmm/example_designs/ diretório, não vinculará com êxito o trem no hardware ou ao usar o modo serial na simulação.  Isso ocorre porque o ponto final é mantido em reinicialização.
    Resolução

    Para resolver este problema, abra o design em Qsys e remova a conexão da saída nreset_status do módulo DUT para a entrada mgmt_rst_reset no módulo alt_xcvr_reconfig_0.

    Este problema foi corrigido a partir da versão 13.1 do Software Quartus® II.

    Produtos relacionados

    Este artigo aplica-se a 3 produtos

    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.