Isso ocorre em projetos Stratix® V em que o registro de saída de IO e os registros de habilitação de saída de IO são usados e ambos são clocked na borda negativa do clock. Você verá os dados sendo clocked incorretamente na borda ascendente.
Para resolver este problema, use registros de núcleos para o registro de saída e habilite o registro ou o clock dos registros na borda ascendente de um clock invertido.
Este problema está programado para ser corrigido em uma versão futura do software Quartus Prime.