ID do artigo: 000083760 Tipo de conteúdo: Solução de problemas Última revisão: 25/12/2015

Por que os dados de saída estão na borda errada do clock?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Devido a um problema no software Quartus® II versão 15.0 e anterior, você pode ver que o registro de saída de IO está com o clock na borda incorreta.
Isso ocorre em projetos Stratix® V em que o registro de saída de IO e os registros de habilitação de saída de IO são usados e ambos são clocked na borda negativa do clock. Você verá os dados sendo clocked incorretamente na borda ascendente.
Resolução

Para resolver este problema, use registros de núcleos para o registro de saída e habilite o registro ou o clock dos registros na borda ascendente de um clock invertido.

Este problema está programado para ser corrigido em uma versão futura do software Quartus Prime.


Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Stratix® V E
FPGA Stratix® V GX

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.